#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-069011

(43)Date of publication of application: 07.03.2003

(51)Int.CI.

H01L 29/78 H01L 21/28 H01L 21/316 H01L 21/318 H01L 29/43

(21)Application number: 2001-255454 (22)Date of filing:

27.08.2001

(71)Applicant:

HITACHI LTD

(72)Inventor:

SHIMAMOTO YASUHIRO


**OBATA KATSUNORI** TORII KAZUNARI HIRATANI MASAHIKO

## (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To solve the problem that a high-permittivity film is applied instead of a conventional SiO2 film when the film thickness of a gate insulating film is a 2 nm or less in terms of an SiO2 film, that suppression of a leakage current must be realized, that a thin film must be realized, that a threshold voltage is shifted due to the generation of a fixed electric charge, and that a drain current is dropped due to the deterioration of a mobility in a gate insulating film manufactured by a conventional

SOLUTION: The SiO2 film in 0.5 nm or more is formed in the interface between an Si substrate (a polycrystal silicon gate) and a high-permittivity insulating film, and a temperature in the formation of the SiO2 film is set at a heat treatment temperature or more in a later process. Consequently, as compared with the conventional SiO2 film, the leakage current is suppressed to 1/100 or less, and a field-effect transistor comprising the gate insulating film in the thickness of 2 nm or less in terms of the SiO2 film can be manufactured without generating fixed electric charges and without deteriorating the mobility. That is to say, the small power consumption and the large current of a fine field-effect transistor can be realized.



#### **LEGAL STATUS**

[Date of request for examination]

08.09.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

/E1\1-4 C1 7

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-69011 (P2003-69011A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコート*( <del>多考</del> )	
H01L	29/78		HO1L 2	21/28	301		
	21/28	301	2	21/316		S 5F058	
	21/316 21/318			21/318 29/78	C 5F140		
				未請求		OL (全 20 頁)	
(21)出願番号		特顧2001-255454(P2001-255454)	(71)出顧人	0000051	000005108		
(22)出顧日		平成13年8月27日(2001.8.27)		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地			
		·	(72)発明者	<ul><li>場本 泰洋</li><li>東京都国分寺市東恋ケ寝一丁目280番地</li><li>株式会社日立製作所中央研究所内</li></ul>			
			(70) Samme				
			(72)発明者	小畑			
					国分寺市東恋ケ智		
				株式会社	上日立製作所中央	研究所内	
			(74)代理人	1000750	96		

最終頁に続く


## (54) 【発明の名称】 半導体装置とその製造方法

#### (57)【要約】

【課題】 ゲート絶縁膜の膜厚がSi〇2換算膜厚2nm以下になる場合、従来のSi〇2膜の代わりに高誘電体膜を適用して、リーク電流抑制と薄膜化の両方を実現する必要がある。しかしながら、従来技術で作製したゲート絶縁膜は、固定電荷発生による閾値電圧のシフトや、移動度劣化によるドレイン電流低下の問題点があった。

【解決手段】 Si基板(多結晶シリコンゲート)と高誘電体絶縁膜界面に0.5nm以上のSiO2膜を形成することと、SiO2膜形成温度を後工程の熱処理温度以上にする。

【効果】 本発明によれば、従来のSiO2膜に比べてリーク電流を1/100以下に抑制し、SiO2換算膜厚2nm以下のゲート絶縁膜を有する電界効果トランジスタを、固定電荷発生や移動度劣化がなく製造できる。つまり、微細電界効果トランジスタの低消費電力化、大電流化を実現することができる。



弁理士 作田 康夫

#### 【特許請求の範囲】

【請求項1】シリコン基板上にシリコン酸化膜よりも高い誘電率を有する金属酸化物を用いて形成した、SiO2換算膜厚が2.0nm以下のゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置において、上記シリコン基板と上記金属酸化物に挟まれた領域に0.5nm以上の厚さのシリコン酸化膜あるいはシリコン酸窒化膜を有することを特徴とする半導体装置。

【請求項2】上記金属酸化物は、A12O3, ZrO2, HfO2, ZrSiO4, HfSiO4, Y2O3, La2O3などの希土類酸化物膜、もしくは、A12O3とA12O3上に形成されるZrO2, HfO2, ZrSiO4, HfSiO4, Y2O3, La2O3などの希土類酸化物の積層膜であることを特徴とする請求項1に記載の半導体素子及びその製造方法。

【請求項3】シリコン基板上にシリコン酸化膜よりも高い誘電率を有する金属酸化物を用いて形成した、SiO2換算膜厚が2.0nm以下のゲート絶縁膜と多結晶シリコンゲートとを備えた電界効果トランジスタを有する半導体装置において、上記シリコン基板と上記金属酸化物に挟まれた領域に0.5nm以上の厚さの第1シリコン酸化膜を有し、かつ、上記金属酸化物と上記多結晶シリコンゲートに挟まれた領域に0.5nm以上の厚さの第2シリコン酸化膜を有することを特徴とする半導体装置。

【請求項4】上記金属酸化物は、Al<sub>2</sub>O<sub>3</sub>, Zr O<sub>2</sub>, HfO<sub>2</sub>, ZrSiO<sub>4</sub>, HfSiO<sub>4</sub>, Y<sub>2</sub>O 3, La<sub>2</sub>O<sub>3</sub>などの希土類酸化物膜、もしくは、Al 2O<sub>3</sub>とAl<sub>2</sub>O<sub>3</sub>上に形成されるZrO<sub>2</sub>, Hf O<sub>2</sub>, ZrSiO<sub>4</sub>, HfSiO<sub>4</sub>, Y<sub>2</sub>O<sub>3</sub>, La<sub>2</sub> O<sub>3</sub>などの希土類酸化物の積層膜であることを特徴とす る請求項3に記載の半導体素子及びその製造方法。

【請求項5】シリコン基板上に形成されたシリコン酸化 膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする 電界効果トランジスタを有する半導体装置の製造方法に おいて、上記シリコン基板上に上記金属酸化物を形成す る第1の工程と、上記電界効果トランジスタの形成工程 の最大温度の酸化雰囲気の熱処理によって上記シリコン 基板と上記金属酸化物との界面に0.5 n m以上の厚み のシリコン酸化膜あるいはシリコン酸窒化膜を形成する 第2の工程と、ゲートを形成する第3の工程とを有する ことを特徴とする半導体装置の製造方法。

【請求項6】シリコン基板上に形成されたシリコン酸化 膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする 電界効果トランジスタを有する半導体装置の製造方法に おいて、上記シリコン基板上に上記金属酸化物を形成す る第1の工程と、上記金属酸化物上に第1シリコン酸化 膜を形成する第2の工程と、上記電界効果トランジスタ の形成工程の最大温度の酸化雰囲気の熱処理によって上 記シリコン基板と上記金属酸化物との界面に0.5 nm 50 以上の厚みの第2シリコン酸化膜あるいはシリコン酸窒 化膜を形成する第3の工程と、ゲートを形成する第4の 工程とを有することを特徴とする半導体装置の製造方 法。

【請求項7】シリコン基板上に形成されたシリコン酸化 膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする 電界効果トランジスタを有する半導体装置の製造方法に おいて、上記シリコン基板を窒化してシリコン窒化膜を 形成する第1の工程と、上記シリコン窒化膜上に金属酸 化物を形成する第2の工程と、上記電界効果トランジス 夕の形成工程の最大温度の酸化雰囲気の熱処理によって 上記シリコン基板と上記金属酸化物の界面に0.5 nm 以上の厚みのシリコン酸窒化膜を形成する第3の工程 と、ゲートを形成する第4の工程とを有することを特徴 とする半導体装置の製造方法。

【請求項8】シリコン基板上に形成されたシリコン酸化膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする電界効果トランジスタを有する半導体装置の製造方法において、上記シリコン基板を窒化してシリコン窒化膜を形成する第1の工程と、上記シリコン窒化膜上に金属酸化物を形成する第2の工程と、上記金属酸化物上にシリコン酸化膜を形成する第3の工程と、上記電界効果トランジスタの形成工程の最大温度の酸化雰囲気の熱処理によって上記シリコン基板と上記金属酸化物との界面に0.5 n m以上の厚みのシリコン酸窒化膜を形成する第4の工程と、ゲートを形成する第5の工程とを有することを特徴とする半導体装置の製造方法。

【請求項9】シリコン基板上に形成されたシリコン酸化膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする電界効果トランジスタを有する半導体装置の製造方法において、上記電界効果トランジスタの形成工程の最大温度の酸化雰囲気の熱処理によって上記シリコン基板上に0.5 nm以上の厚みのシリコン酸化膜あるいはシリコン酸窒化膜を形成する第1の工程と、上記シリコン酸化膜あるいは上記シリコン酸窒化膜上に金属酸化物を形成する第2の工程と、ゲートを形成する第3の工程とを有することを特徴とする半導体装置の製造方法。

【請求項10】シリコン基板上に形成されたシリコン酸化膜よりも高い誘電率の金属酸化物をゲート絶縁膜とする電界効果トランジスタを有する半導体装置の製造方法において、上記電界効果トランジスタの形成工程の最大温度の酸化雰囲気の熱処理によって上記シリコン基板上に0.5 n m以上の厚みの第1シリコン酸化膜あるいはシリコン酸窒化膜を形成する第1の工程と、上記第1シリコン酸化膜あるいは上記シリコン酸窒化膜上に金属酸化物を形成する第2の工程と、上記金属酸化物上に第2シリコン酸化膜を形成する第3の工程と、ゲートを形成する第4の工程とを有することを特徴とする半導体装置の製造方法。

🤈 【請求項11】上記電界効果トランジスタの形成工程の

最大温度は800℃以上であることを特徴とする請求項 5に記載の半導体装置の製造方法。

【請求項12】上記電界効果トランジスタの形成工程の 最大温度は800℃以上であることを特徴とする請求項 6に記載の半導体装置の製造方法。

【請求項13】上記電界効果トランジスタの形成工程の 最大温度は800℃以上であることを特徴とする請求項 7に記載の半導体装置の製造方法。

【請求項14】上記電界効果トランジスタの形成工程の 最大温度は800℃以上であることを特徴とする請求項 10 8に記載の半導体装置の製造方法。

【請求項15】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項5に記載の半導体装置の製造方法。

【請求項16】上記酸化雰囲気の熱処理は、Oっもしく はN2OもしくはNOを用いて行うことを特徴とする請 求項5に記載の半導体装置の製造方法。

【請求項17】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項6に記載の半導体装置の製造方法。

【請求項18】上記酸化雰囲気の熱処理は、O2もしく はN2OもしくはNOを用いて行うことを特徴とする請 求項6に記載の半導体装置の製造方法。

【請求項19】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項7に記載の半導体装置の製造方法。

【請求項20】上記酸化雰囲気の熱処理は、O2もしく はN2〇もしくはNOを用いて行うことを特徴とする請 求項7に記載の半導体装置の製造方法。

【請求項21】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項8に記載の半導体装置の製造方法。

【請求項22】上記酸化雰囲気の熱処理は、O2もしく はN2OもしくはNOを用いて行うことを特徴とする請 求項8に記載の半導体装置の製造方法。

【請求項23】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項9に記載の半導体装置の製造方法。

【請求項24】上記酸化雰囲気の熱処理は、O2もしく はN2〇もしくはNOを用いて行うことを特徴とする請 40 求項9に記載の半導体装置の製造方法。

【請求項25】上記酸化雰囲気の熱処理は、減圧酸素雰 囲気あるいは希釈酸素雰囲気中で行うことを特徴とする 請求項10に記載の半導体装置の製造方法。

【請求項26】上記酸化雰囲気の熱処理は、O2もしく はN2〇もしくはNOを用いて行うことを特徴とする請 求項10に記載の半導体装置の製造方法。

【請求項27】上記金属酸化物が、Al203,Zr0 2, HfO<sub>2</sub>, ZrSiO<sub>4</sub>, HfSiO<sub>4</sub>, Y 2〇3,La2〇3などの希土類酸化物、もしくは、A 50 を特徴とする請求項35に記載の半導体装置の製造方

1203とA1203上に形成されるZrO2, HfO 2, ZrSiO4, HfSiO4, Y2O3, La2O 3などの希土類酸化物の積層膜であることを特徴とする 請求項5に記載の半導体装置の製造方法。

【請求項28】上記ゲートが髙融点金属窒化物であるT aN, TiN, WN, MoN, ZrN, HfNから選ば れた膜であることを特徴とする請求項27に記載の半導 体装置の製造方法。

【請求項29】上記ゲートが多結晶シリコンであること を特徴とする請求項27に記載の半導体装置の製造方

【請求項30】上記金属酸化物がZrO2あるいはHf O2であり、上記ゲートが多結晶シリコンであり、上記 金属酸化物と上記多結晶シリコンの反応によって金属酸 化物と多結晶シリコンゲートに挟まれた領域に0.5 n m以上の厚みのシリコン酸化膜を形成することを特徴と する請求項5に記載の半導体装置の製造方法。

【請求項31】上記金属酸化物が、Al<sub>2</sub>O<sub>3</sub>, ZrO 2, HfO2, ZrSiO4, HfSiO4, Y 20 203, La<sub>2</sub>O<sub>3</sub>などの希土類酸化物、もしくは、A 1203とA1203上に形成されるZrO2, HfO 2, ZrSiO4, HfSiO4, Y2O3, La2O 3などの希土類酸化物の積層膜であることを特徴とする 請求項6に記載の半導体装置の製造方法。

【請求項32】上記ゲートが高融点金属窒化物であるT aN, TiN, WN, MoN, ZrN, HfNから選ば れた膜であることを特徴とする請求項31に記載の半導 体装置の製造方法。

【請求項33】上記ゲートが多結晶シリコンであること 30 を特徴とする請求項31に記載の半導体装置の製造方 法。

【請求項34】上記金属酸化物がZrO2あるいはHf O2であり、上記ゲートが多結晶シリコンであり、上記 金属酸化物と上記多結晶シリコンの反応によって金属酸 化物と多結晶シリコンゲートに挟まれた領域に0.5 n m以上の厚みのシリコン酸化膜を形成することを特徴と する請求項6に記載の半導体装置の製造方法。

【請求項35】上記金属酸化物が、Al2O3, ZrO 2, HfO2, ZrSiO4, HfSiO4, Y 203, La<sub>2</sub>O<sub>3</sub>などの希土類酸化物、もしくは、A l<sub>2</sub>O<sub>3</sub>とAl<sub>2</sub>O<sub>3</sub>上に形成されるZrO<sub>2</sub>, HfO 2, ZrSiO4, HfSiO4, Y2O3, La2O 3などの希土類酸化物の積層膜であることを特徴とする 請求項7に記載の半導体装置の製造方法。

【請求項36】上記ゲートが高融点金属窒化物であるT aN, TiN, WN, MoN, ZrN, HfNから選ば れた膜であることを特徴とする請求項35に記載の半導 体装置の製造方法。

【請求項37】上記ゲートが多結晶シリコンであること

5

法。

【請求項38】上記金属酸化物がZrO2あるいはHfO2であり、上記ゲートが多結晶シリコンであり、上記金属酸化物と上記多結晶シリコンの反応によって金属酸化物と多結晶シリコンゲートに挟まれた領域にO.5 nm以上の厚みのシリコン酸化膜を形成することを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項39】上記金属酸化物が、Al<sub>2</sub>O<sub>3</sub>, ZrO<sub>2</sub>, HfO<sub>2</sub>, ZrSiO<sub>4</sub>, HfSiO<sub>4</sub>, Y<sub>2</sub>O<sub>3</sub>, La<sub>2</sub>O<sub>3</sub>などの希土類酸化物、もしくは、A 10 l<sub>2</sub>O<sub>3</sub>とAl<sub>2</sub>O<sub>3</sub>上に形成されるZrO<sub>2</sub>, HfO<sub>2</sub>, ZrSiO<sub>4</sub>, HfSiO<sub>4</sub>, Y<sub>2</sub>O<sub>3</sub>, La<sub>2</sub>O<sub>3</sub>などの希土類酸化物の積層膜であることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項40】上記ゲートが高融点金属窒化物であるTaN, TiN, WN, MoN, ZrN, HfNから選ばれた膜であることを特徴とする請求項39に記載の半導体装置の製造方法。

【請求項41】上記ゲートが多結晶シリコンであることを特徴とする請求項39に記載の半導体装置の製造方法。

【請求項42】上記金属酸化物がZrO2あるいはHfO2であり、上記ゲートが多結晶シリコンであり、上記金属酸化物と上記多結晶シリコンの反応によって金属酸化物と多結晶シリコンゲートに挟まれた領域にO.5 nm以上の厚みのシリコン酸化膜を形成することを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項43】上記金属酸化物が、Al2O3, ZrO2, HfO2, ZrSiO4, HfSiO4, Y2O3, La2O3などの希土類酸化物、もしくは、Al2O3とAl2O3上に形成されるZrO2, HfO2, ZrSiO4, HfSiO4, Y2O3, La2O3などの希土類酸化物の積層膜であることを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項44】上記ゲートが高融点金属窒化物であるTaN, TiN, WN, MoN, ZrN, HfNから選ばれた膜であることを特徴とする請求項43に記載の半導体装置の製造方法。

【請求項45】上記ゲートが多結晶シリコンであることを特徴とする請求項43に記載の半導体装置の製造方法。

【請求項46】上記金属酸化物がZrO2あるいはHfO2であり、上記ゲートが多結晶シリコンであり、上記金属酸化物と上記多結晶シリコンの反応によって金属酸化物と多結晶シリコンゲートに挟まれた領域にO.5 nm以上の厚みのシリコン酸化膜を形成することを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項47】上記金属酸化物が、 $Al_2O_3$ , ZrO i  $O_2$ は不純物に対する拡散バリアが弱くなるため、ゲ2,  $HfO_2$ ,  $ZrSiO_4$ ,  $HfSiO_4$ , Y ート電極からの不純物漏れを引き起こす。さらに、薄い $2O_3$ ,  $La_2O_3$ などの希土類酸化物、もしくは、A 50  $SiO_2$ 膜を均一性良く、量産するには厳密な製造制御

12O3とA12O3上に形成されるZrO2, HfO2, ZrSiO4, HfSiO4, Y2O3, La2O3などの希土類酸化物の積層膜であることを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項48】上記ゲートが高融点金属窒化物であるTaN, TiN, WN, MoN, ZrN, HfNから選ばれた膜であることを特徴とする請求項47に記載の半導体装置の製造方法。

【請求項49】上記ゲートが多結晶シリコンであること の を特徴とする請求項47に記載の半導体装置の製造方法。

【請求項50】上記金属酸化物がZrO2あるいはHfO2であり、上記ゲートが多結晶シリコンであり、上記金属酸化物と上記多結晶シリコンの反応によって金属酸化物と多結晶シリコンゲートに挟まれた領域にO.5 nm以上の厚みのシリコン酸化膜を形成することを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項51】上記シリコン酸窒化膜は、シリコン基板を窒化してシリコン窒化膜を作製する工程とシリコン窒化膜を酸化雰囲気の熱処理によって酸化する工程によって形成する、あるいは、酸化雰囲気の熱処理によってシリコン基板を酸化する工程とNO中の熱処理によって形成する、あるいは、N2O中の熱処理によって形成することを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項52】上記シリコン酸窒化膜は、シリコン基板を窒化してシリコン窒化膜を作製する工程とシリコン窒化膜を酸化雰囲気の熱処理によって酸化する工程によって形成する、あるいは、酸化雰囲気の熱処理によって形成する、あるいは、N2O中の熱処理によって形成する、あるいは、N2O中の熱処理によって形成することを特徴とする請求項10に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置及びその 製造方法に関し、特に、電界効果トランジスタ用のゲー ト絶縁膜に高誘電体膜を適用した電界効果トランジスタ を有する半導体装置及びその製造方法に関する。

40 [0002]

【従来の技術】大規模集積回路(LSI)の基本構成回路であるMOSトランジスタは、これまでスケーリング則に従い高集積化を実現してきた。しかし、現状の二酸化シリコン(SiO2)を用いるゲート絶縁膜は、直接トンネルリーク電流の増大による消費電力の上昇と絶縁膜の信頼性低下によって、2.0nm以下の膜厚で限界に到達すると考えられている。また、そのような薄いSiO2は不純物に対する拡散バリアが弱くなるため、ゲート電極からの不純物漏れを引き起こす。さらに、薄い

が必要となる。

【0003】そこで、更なる素子の微細化と高速化を両 立し、このスケーリング限界を打破するために、SiO 2より厚く形成されても同等以上の電界効果性能が得ら れる"高誘電率(high-K)材料"の開発が精力的 に進められている。有力候補となっている材料は、ジル コニア(ZrO2),ハフニア(HfO2)などのIV 族酸化物、アルミナ(Al203),イットリア(Y2 O3)などのIII族酸化物、これら金属酸化物とSi O2固溶体であるシリケート、などである。IV族酸化 物,III族酸化物はSi半導体の初期にゲート絶縁膜 として利用された材料である。しかし、SiO2による ゲート絶縁膜の形成技術が確立された後は、その優れた 特性のため、もっぱらSiO2が用いられてきた。最近 の報告としては、例えば、ZrO₂をゲート絶縁膜に用 いた電界効果トランジスタ (FET) はIEDM'99 Tech. Digest pp. 145, 1999 に、HfO2をゲート絶縁膜に用いた電界効果トランジ スタは2000 Symposium on VLSI T echnology Digest of Techni cAl Papersに、アルミナをゲート絶縁膜に用 いた電界効果トランジスタはIEDM'00 Tec h. Digest pp. 145, 2000に記載され ている。金属シリケートの作製方法は、例えば、特開平 11-135774に記載されている。

#### [0004]

【発明が解決しようとする課題】従来のFET形成工程では、ゲート絶縁膜を形成した後に、多結晶シリコンなどからなるゲートを堆積する工程、多結晶シリコンゲートに不純物を注入する工程、ゲートを加工する工程、ソース・ドレインに不純物を注入する工程、不純物を活性化する加熱工程などが存在する。特に、不純物を活性化する加熱工程は、所望の不純物プロファイルに制御するため、900℃以上の温度が望ましい。従って、高誘電体材料からなるゲート絶縁膜は、上記加熱工程を含むFET形成工程を経ても高品質な界面特性を維持する必要がある。

【0005】しかしながら、例えば、Al2O3をゲート絶縁膜に適用したFETを形成した場合、IEDM'00 Tech. Digest pp.145, に記載されているように、次のような問題点が存在する。絶縁膜中に負の固定電荷が存在するため、Nチャネル型のMISFETのフラットバンド電圧が、正電圧側に0.3 V以上シフトし、FETの閾値電圧も変化する。また、電子の移動度が小さく、SiO2膜のユニバーサルトにであり、FETを動作させた時のソース・ドレイン間の電流を期待通りに増大させることができない。電子の移動度が小さい原因の一つは、絶縁膜中に負の固定電荷が存在するために、チャネル中の電子が

散乱されるためと考えられている。従って、Al<sub>2</sub>O<sub>3</sub>をゲート絶縁膜に適用するためには、絶縁膜中の負の固定電荷を取り除く必要がある。

【0006】以下、高誘電体ゲート絶縁膜のSiO2換算膜厚(EOT)を次のように定義する。周波数が784nmの光を用いたエリプソメータ測定で、屈折率を1.64に固定して得られるSiO2ゲート絶縁膜の膜厚がtoxであるとき、このSiO2ゲート絶縁膜を用いて形成したMOSキャパシタと同じ電気容量をもつ高誘電体ゲート絶縁膜のSiO2換算膜厚(EOT)をtoxとする。

【0007】本発明の目的は、SiO2換算膜厚が小さく、同じ換算膜厚で比較してリーク電流が小さく、しかも、FET形成工程の熱負荷にも安定で、界面特性に優れた高品質な高誘電体絶縁膜を開発することにある。

#### [0008]

【課題を解決するための手段】上記問題を解決するために、発明者らは、第1に高誘電体材料とSi基板界面のSiO2膜とFET特性の関係について、第2にFET特性と界面SiO2膜の形成温度の関係について、第3にFET特性とゲート電極材料の関係について詳細に調べた。

【0009】以下、第1に高誘電体材料とSi基板界面 のSiO2膜とFET特性の関係について詳述する。高 誘電体材料として、ここではA1203膜を例に挙げ る。Al2O3の作製方法は、次の通りである。Si単 結晶基板(抵抗率10Qcm、8インチ)をHF洗浄し た後、ECRスパッタ装置によって室温でAl2O3膜 を堆積する。装置の概要は図8に示す通りである。Ar 30 と〇2の供給量は、マスフローメータによって制御し た。そして、一定磁界のもとで、2.45GHzのマイ クロ波を導入し、ECRプラズマを発生させた。マイク ロ波出力は500Wである。さらに、13.56MHz のRF電界をAlのリングターゲットに印加すること で、スパッタリングを行った。RF出力は500Wであ る。この装置では、Si基板の位置がAlターゲットの 位置から遠く、基板面はスパッタリングターゲット面に 対して90°偏向した上、偏心して配置されている。さ らに、基板電位を浮遊電位としている。そのため、通常 40 のDCマグネトロンスパッタ装置に比べてプラズマ損傷 を小さくできる特徴がある。また、面内の堆積膜厚を均 一にするため、ウエハを20RPMで回転させながら堆 積することができた。さらに、シャッター機構を備え、 ECRプラズマ放電やスパッタ放電を安定させた後に、 堆積することができる。成膜室の通常圧力は1×10 <sup>-4</sup> P a 、ガス導入時の圧力は 9 × 1 0 <sup>-2</sup> P a であ

ス・トレイン間の電流を期待通りに増大させることがで 【0010】Aro供給量を25sccm,  $O_2o$ 供給きない。電子の移動度が小さい原因の一つは、絶縁膜中 量を3.0sccmとして、Alターゲット表面を酸化に負の固定電荷が存在するために、チャネル中の電子が 50 しない状態でスパッタする。Si上に形成された30n

mの膜をオージェ電子分光法によって分析した結果、膜中にAlとOが均一に分布し、堆積膜がAl2O3であることを確認した。従って、スパッタされたAlは、Si基板上でECRプラズマ中の酸素によって酸化され、Al2O3膜になることがわかる。Al2O3膜の成膜レートは1.7A/sである。

【0011】Al<sub>2</sub>O<sub>3</sub>/Si界面のSiO<sub>2</sub>膜厚がで きるだけ薄い膜を形成するため、まず、上記方法を用い てAl2〇3膜を12秒間堆積し、さらに、同一装置内 で450℃,10分間の真空中熱処理(Ar雰囲気,圧 カ $7 \times 10^{-4}$  Torr) を施した後に、大気中に取り 出した。導出法は後述するが、このときのSiO2膜厚 は0.1 n m ~ 0.2 n m である。また、上記膜をさら に酸化性雰囲気で熱処理することによってAl2〇3/ Si界面にSiO2膜を成長させた。TEM測定によっ て決定したAl2O3の膜厚は2.0nm±0.1nm である。図9にさまざまな酸化熱処理条件を施した膜の Si2p電子とA12p電子のXPSスペクトルを示 す。光電子の検出角度は、試料表面に平行な方向に対し て30°の方向である。Si2p電子スペクトルに現れ 20 るSi基板のSi-Si(Si<sup>O+</sup>)結合エネルギーを 99.2eVとすることでエネルギー位置を決定してい

る。また、Si2p光電子の検出数は全て、A12p電 子スペクトルに共通して観測された 7 5. 7 e V の結合 エネルギーを有するピーク(Al2〇3のAl3+結合 状態)の面積で規格化している。一方、Si2p電子ス ペクトルで103.5eV-104.0eVに観測され るピークは、SiO2結合 (Si<sup>4+</sup>) である。試料番 号の順番にSi<sup>O+</sup>強度が減少し、Si<sup>4+</sup>強度が増大 しているのは、この順番に界面SiO2膜が成長してい ることに相当する。 A 1 2 O 3 の膜厚 (= 2. 0 n m) と密度は一定と考えられるので、界面のSiO2膜の成 長とともに、Si<sup>4+</sup>結合状態にある光電子量は増大 し、基板のSi<sup>O+</sup>結合状態にある光電子量は減少す る。Si2pスペクトルに観測されるSi-O(Si ·4 +)結合ピーク面積をISi-O,基板のSi-Si (Si $^{O+}$ ) 結合ピーク面積を $I_{Si}$ , 光電子の平均自 由行程をえとすると、界面のSiO2膜厚dxPSとの 間に次の関係式 (1) が成立することが知られている (Appl. Phys. Lett., 78 (199 6) 6653)。

20 【0012】 【式1】

# $(I_{S-O}/I_{SI-SI})_{30} = K \left\{ \exp(d_{xrs}/\lambda \cdot \sin 30^{\circ}) - 1 \right\} (K は定数) \cdots (1)$

**てSiO2膜厚(dxps)を決定した。上記(1)式** によって決定したSiO2膜厚(dxPS)は、リン酸に よってAl2〇3層だけ除去した後にエリプソメータに よって測定したSiO2膜厚dELとdEL=dXPS +0.4 n mの関係にある。これは、エリプソメータで 測定した膜厚が、実際のSiO2膜厚よりも表面吸着層 の存在の分だけ大きく見えるためである。また、AIゲ ートを堆積後に測定したA1/A1203/SiO2/ Siキャパシタの電気的膜厚EOTはSiO2界面膜厚 の変化に対して変化率1.0で対応することを確認し た。また、図10に示されるEOTのA12O3膜厚依 存性からAl2〇3膜厚をゼロに外挿した膜厚が界面S iO2膜厚に相当する。図10から決定した界面SiO 2膜厚と(1)式を用いて決定したSiO2膜厚が0. 1 n m以内の差で一致することを確認した。表1に、図 9に示した膜の酸化熱処理条件と上記方法で決定した界 面のSiO2膜厚をまとめた。

[0014]

【表1】

温度 雰囲気 SiO<sub>2</sub>膜厚 ന 時間(s) (mm) 450 Ar 7×10\*Ton 600 0.1-0.2 450 7×10 Ton 100Torr 0.3 900 O<sub>2</sub> 5Thm 950 5Torr 0,5 5Tbra 0.6 1000 10Ton 800

表1

【0015】最も界面のSiO2膜厚が薄い試料#0に
40 ついて、図9に示されるAl2p電子のXPSスペクトルに注目する。Al2O3の結合状態を示すAl<sup>3+</sup>結合(75.7eV)と、それよりも低エネルギー側(73.6eV)にピークが観測された。このピークは、金属AlのAl<sup>0</sup>の結合位置(72.8eV)に近いので、Al-Al-O(Al<sup>1+</sup>)などのようにAl2O3よりも酸素が少ない結合状態だと考えられる。角度分解XPSスペクトルによって、このAl金属的な結合状態(AlOx)は、Al2O3とSiに挟まれ、Si基板側に存在することがわかった。また、この結合状態は50 界面のSiO2膜厚が薄い(0.1nm-0.2nm)

場合にだけ観測された。

【0016】次に、AIグートを堆積した後にAI/A  $I_{203}$ / $S_{i02}$ / $S_{i}$ 構造を有するMISキャパシタの容量一電圧特性の界面 $S_{i02}$ 膜厚依存を調べた。図5に界面 $S_{i02}$ 膜厚とフラットバンド電圧のシフト量  $\Delta V_{FB}$ の関係を示した。図5から、 $S_{i02}$ 膜厚が薄い場合、正電圧側に約3.0Vシフトすることがわかる。これは、膜中に負の固定電荷が存在することを示している。そして、界面 $S_{i02}$ 度厚の増大とともに  $\Delta V_{FB}$ は小さくなり、0.5nm以上の界面 $S_{i02}$ 度が存在する場合に消失することがわかった。今回、 $S_{i02}$ 2膜の形成温度が300%から1100%の膜に調べてみたが、以上の特性は酸化熱処理温度に依存しないことを確認した。

【0017】ここで、負の固定電荷発生メカニズムを考 える。前述したように、SiO2膜厚が薄い場合に、A l 2O3/Si界面に金属的なAlOX結合状態(Al 203から〇が欠損した状態)が安定に存在する。 A1 203が還元された状態のA10x中では、負電荷の発 生が予想できる。AVFB>3.OVから見積もられる 固定電荷量は、4×10<sup>13</sup>/cm<sup>2</sup>以上である。-方、SiO2膜の成長に伴いフラットバンド電圧のシフ ト量が減少するのは、Al2〇3中の酸素分布が一様に なり、AIOX層が減少するためと考えられる。そし て、0.5 n m の S i O 2 層が存在する場合に、A l 2  $O_3$  /  $S_i$   $O_2$  界面の酸素分布は一様になり、 $A_i$   $O_X$ 層が消失する。SiO2膜が薄いときに、AlOx層が 形成されるのは、SiO2/Si界面のようにAl2O 3/Si界面を急峻にできないためと考えられる。Al 203とSi基板界面を整合させるためには、0.5n m以上のSiO2バッファ層が必要である。SiO2膜 厚が約0.3nmの場合、図9のA12p電子のXPS スペクトル(#2の場合)でAIOx層が消失している にもかかわらず、図5でフラットバンド電圧シフトが約. 0. 3 V存在した。  $\Delta$  V<sub>FB</sub> = 0. 3 Vから見積もられ る固定電荷量は、約4×10<sup>12</sup>/cm<sup>2</sup>である。XP Sスペクトルの感度がせいぜい10<sup>13</sup>/cm<sup>2</sup>程度で あることを考えると、XPS測定で観測できないことも 理解できる。

【0018】以上の検討から見出された、界面特性に優れたA12O3ゲート絶縁膜を形成するための第1の発明は、A12O3とSi基板の間に0.5nm以上の界面SiO2膜を有する構造である。後述するが、これらの膜は少なくとも750℃以下の熱負荷に対して安定である。本発明は、A12O3以外の他のhigh-K絶縁膜についても適用できる。HfO2膜, ZrO2膜, La2O3膜について、界面SiO2膜厚とフラットバンド電圧シフト量の関係を図5に同時に示した。これらの膜の場合、金属のHf, Zr, Laを蒸着後に300℃の減圧酸素雰囲気で高速酸化処理を行い、熱処理時間

 ${\rm EO}_2$ 分圧を変えることで界面  ${\rm SiO}_2$  膜厚を制御した。  ${\rm Al}_2{\rm O}_3$  と同様に  ${\rm XPS}$  スペクトル,  ${\rm TEM}$  測定, エリプソメータ測定によって  ${\rm SiO}_2$  膜厚を導出した。 ゲート電極は  ${\rm Pt}$  である。 図  ${\rm 1}$  から、これらの 高誘電体絶縁膜の場合にも、フラットバンド電圧シフトをゼロにするために  ${\rm FmSiO}_2$  膜が  ${\rm O}_3$  5  ${\rm 1m}$  以上必要であることがわかる。 以上は、  ${\rm Y}_2{\rm O}_3$  や  ${\rm La}_2{\rm O}_3$  以外の希土類酸化物や  ${\rm Hf}_5$   ${\rm SiO}_4$  膜,  ${\rm ZrSiO}_4$  膜についても同じであることを確認した。

12

【0019】以下、第2に行った検討として、FET特 性と界面SiO2膜の形成温度の関係について詳述す る。発明者らは、まず、Al<sub>2</sub>O<sub>3</sub>/SiO<sub>2</sub>/Si構 造の熱安定性を調べた。酸化熱処理によってAl2〇3 /SiO2/Si構造を形成した後に、不活性雰囲気中 で後熱処理を行い、Alゲート電極を形成し、容量-電 圧測定を行った。図6に後熱処理温度とフラットバンド 電圧シフト量の関係を示す。いずれの膜も0.5nm-0. 7 n m の界面 S i O 2 膜を有する膜であり、酸化直 後のフラットバンド電圧シフト量はゼロである。膜形成 の酸化熱処理温度が400℃の膜は、後熱処理温度が7 50℃以下であれば、形成温度に依存せずにフラットバ ンド電圧シフトが生じることはなかった。しかし、80 0℃以上の後熱処理を行った場合、0.5nm以上の界 面SiO2膜が存在しても後熱処理後にフラットバンド 電圧の正電圧シフトが観測された。これは、Al2O3 /SiO2界面の酸素分布が高温熱処理によって変化し た結果と考えられる。しかし、膜の形成温度(酸化処理 温度)が、後熱処理温度と同じか、もしくはそれ以上で あれば、850℃以上の熱処理温度に対してもフラット 30 バンド電圧のシフトは見られなかった。以上の結果が示 すように、発明者が見出した第1の発明であるAl2〇 3とSi基板の間に0.5nm以上の界面SiO2膜を 有する構造の膜は750℃以下の後熱処理後も安定で、 優れた界面特性を示すことがわかった。発明者が見出し た第2の発明は、後工程の熱処理温度以上の温度で、酸 化性雰囲気において、Al2〇3とSi基板界面に 0. 5 n m以上の界面 S i O 2 膜を形成することを特徴とす る成膜方法である。これによって、1100℃の熱処理 に対して安定で、優れた界面特性を示す絶縁膜を形成す ることができる。ただし、この場合、髙温酸化で酸化膜 厚を制御するため、希釈酸素、もしくは減圧酸素雰囲気 中の熱処理が必要である。例えば、〇2分圧5torr の雰囲気中で1000℃, 5 秒の高速酸化処理(R T O 処理)を施すことでAl203とSi基板の間に0.6 nmのSiO2膜を形成することができる。また、O2 分圧1torrの雰囲気中で1100℃,5秒のRTO 処理を施すことでAl203とSi基板の間に0.6n mのSiO2膜を形成することができる。

【0020】上記第2の発明は、A1203膜に限ら 50 ず、他の高誘電体絶縁膜の形成方法として有効である。

ZrO2膜、HfO2膜について、膜形成後の減圧酸素 雰囲気中熱処理によって界面SiO2膜を形成した後 に、不活性雰囲気中で後熱処理を行った。そして、Pt ゲート電極を形成し、MISキャパシタ容量の電圧依存 を測定した。図7に後熱処理温度とMISキャパシタの フラットバンド電圧シフト量の関係を示す。いずれの膜 も0. 8nmの界面SiO2膜を有する膜である。酸化 処理温度が400℃の膜は、後熱処理温度が750℃以 下であれば、形成温度に依存せずにフラットバンド電圧 シフトが生じることはなかった。しかし、800℃以上 の後熱処理を行ったところ、後熱処理温度が酸化処理温 度より高い膜の場合、フラットバンド電圧の正電圧シフ トが観測された。これは、800℃以上の髙温熱処理に よって髙誘電体絶縁膜とSiO2界面でSi,O,Hf (Zr) が相互拡散した結果と考えられる。しかし、後 熱処理温度よりも髙い温度の酸化性雰囲気で界面SiO 2 膜を形成した膜の場合、FET特性の劣化は見られな かった。以上の結果が示すように、後工程の熱処理温度 以上の酸化処理温度で高誘電体絶縁膜とSi基板の間に 界面SiO2膜を形成することによって、1100℃の 熱処理に対して安定で、優れた界面特性を示す絶縁膜を 形成することができる。以上は、 $HfO_2$ ,  $ZrO_2$ に 限らず、Y203やLa203などの希土類酸化物,H  $fSiO_4$ ,  $ZrSiO_4$ についても同様である。ま た、Hf添加SiO2膜, Zr添加SiO2膜でも同様 であった。ただし、この場合、高温酸化で酸化膜厚を制 御するために、希釈酸素もしくは減圧酸素雰囲気中の熱 処理が必要である。例えば、〇2分圧1 torrの雰囲 気中で1000℃, 5秒のRTO処理を施すことで高誘 電体絶縁膜とSi基板の間に0.7nmのSiO2膜が 成長する。また、〇2分圧1torrの雰囲気中で11 00℃, 5秒のRTO処理を施すことで高誘電体絶縁膜 とSi基板の間に1.0nmのSiO2膜が成長する。 【0021】上記では、高誘電体絶縁膜とSi基板の間 に必要な界面SiO2膜を、高誘電体絶縁膜形成後の酸 化熱処理によって形成したが、高誘電体絶縁膜堆積前に 形成することも可能である。例えば、Si基板を酸化性 雰囲気の熱処理で酸化して0.5nmのSiO2膜を形 成した後に髙誘電体絶縁膜を堆積することで750℃以 下の後熱処理温度でも安定で、優れた界面特性を示す膜 40 を形成できる。また、この場合も、SiO2膜形成温度 を後熱処理温度以上にすることで熱安定性が高く優れた 界面特性を示す絶縁膜を形成することができる。ただ し、高誘電体絶縁膜形成後にさらに界面SiO2膜が成 長しない酸化条件で熱処理をすることが望ましい。例え ば、後熱処理温度が1000℃の場合、次のように高誘 電体絶縁膜を形成すればよい。Si基板をO2分圧5t orrの雰囲気中で1000℃,5秒のRTO処理を施 すことで0.5 n mのSiO2膜を形成する。さらに高 誘電体絶縁膜を堆積した後に、O2分圧1torrの雰

囲気中で1000℃, 5秒のRTO処理を施すことが望ましい。

【0022】また、高誘電体絶縁膜とSi基板の間のS iO2膜をシリコン酸窒化膜(SiON)に置き換える ことも可能である。成膜方法は次の通りである。第1の 方法は、上記方法で形成した0.5nm以上のSiO2 膜を有する髙誘電体絶縁膜/SiO2/Si基板にさら にNO処理を施すことで、SiO2/Si界面付近にN を導入する方法である。NO処理条件は、例えば900 ℃程度のNO雰囲気中で10秒の熱処理である。第2の 方法は、まず、高誘電体絶縁膜堆積前にSi基板をN2 O雰囲気の熱処理で酸化して0.5 n m以上のSiON 膜を形成する方法である。その後に高誘電体絶縁膜を堆 積することで750℃の後熱処理温度でも安定で、優れ た界面特性を示す膜を形成できる。例えばN2O処理条 件は、N<sub>2</sub>O分圧10torrの雰囲気中で1000 ℃, 5 秒の高速熱処理を施すことで 0 . 5 n mの S i O N膜を形成することができる。SiON膜の形成温度 を、後熱処理温度以上にすることで、熱安定性に優れた 膜を形成できる。ただし、高誘電体絶縁膜形成後にさら に界面SiO2膜が成長しない酸化性雰囲気で熱処理を することが望ましい。さらに、第3の方法は、次の通り である。Si基板をHF洗浄後にNH3雰囲気中700 ℃以下の温度で窒化する。このときの窒化膜はSi表面 1層程度である。そして高誘電体絶縁膜を堆積し、酸化 性雰囲気の熱処理を行い、高誘電体絶縁膜とSi界面に O. 5nm以上のSiON膜を形成する。この場合も酸 化性雰囲気の熱処理温度を、後熱処理温度以上にするこ とで、熱安定性に優れた膜を形成できる。第4の方法は 次の通りである。S i 基板上に高誘電体絶縁膜を形成後 に、N2O雰囲気中で熱処理で界面にO.5nm以上の SiON膜を形成する。この場合も酸化性雰囲気の熱処 理温度を、後熱処理温度以上にすることで、熱安定性に 優れた膜を形成できる。例えばN2〇処理条件は、N2 O分圧10torrの雰囲気中で1000℃, 5秒の高 速熱処理を施すことで0.5nmのSiON膜を形成す ることができる。上記熱処理でN2〇熱処理はNO処理 に置きかえることもできる。上記4つの方法によって、 界面SiON膜を形成することで、リーク電流をさらに 1/2以下に抑制することができる。

【0023】以下、第3に行った検討として、FET特性とゲート電極材料の関係について詳述する。発明者らは、まず、多結晶シリコンゲートを用いたA12O3ゲート絶縁膜について検討した。1.5nmのA12O3膜を堆積後に、O2分圧5Torrの雰囲気中で1000℃,5秒の高速熱処理を行い、界面SiO2膜を0.6nm形成した後、多結晶Siゲートを形成した。続いて、ゲート,ソース,ドレイン領域に不純物イオンを打ち込み、活性化熱処理として1000℃,5秒の高速熱50処理を行った。さらに配線形成工程を経た後に、MIS

FETを形成した。MISキャパシタの容量の電圧依存 を測定した結果、膜のSiO2換算膜厚は1.3nmで あった。しかし、同時に+0.3 Vのフラットバンド電 圧シフトが観測された。これは、多結晶Siゲート電極 とA1203界面も急峻にできないため、A1203中 の酸素が多結晶Siゲート電極にわずかに拡散しA1O x層が形成され、負の固定電荷を発生するためと考えら れる。このときのNチャネル型のMISFETの移動度 は、SiO2膜のユニバーサルカーブ(移動度の有効電 界依存性を与える普遍的曲線)に比べて約3/4に劣化 した (図21中のA1203ゲート絶縁膜 の場合)。 この劣化原因は、多結晶シリコンゲートとA1203界 面に存在する負の固定電荷によって、電子が散乱される ためと考えられる。IEDM'00 Tech. Dig est pp. 145, 2000に記載されているAl 203を用いたNチャネル型のMISFETの移動度は ユニバーサルカーブに比べての約1/4に劣化している (図21中の従来の技術)。本発明者らの検討結果の方 が移動度が約3倍大きいのは、Al2O3/Si基板界 面の固定電荷を本発明によって減らすことができたため と考えられる。

【0024】さらなる検討の結果、多結晶Si/Al2 〇3界面に0.5nmのSiO2層を形成することによ って、固定電荷を消失できることを見出した。作製方法 は次の通りである。1.0nmのAl203膜堆積に引 き続きSi2H6とH2Oを用いたALCVD法によっ てSiO2膜を0.5nm形成する。さらに、酸化性雰 囲気の熱処理によってAl2O3/Si基板界面に0. 5 n m以上のSiO2膜を形成する。ソース・ドレイン の活性化熱処理が800℃以上になる場合、酸化熱処理 温度は活性化熱処理温度以上の例えば〇2分圧5 tor r の雰囲気中で1000℃, 5 秒の高速熱処理を行えば よい。以上の作製方法によって、フラットバンド電圧シ フトがなくて、移動度の劣化がない(図21中のA12 ○ 3 ゲート絶縁膜 の場合)FETを形成できることを 見出した。ただし、この場合、Al203膜とSi基板 界面,A1203膜と多結晶シリコン基板界面にいずれ も0.5mm以上のSiO2膜が必要であるため、ゲー ト絶縁膜の薄膜化を阻害する要因になる。例えば、上記 の方法で形成したゲート絶縁膜のSiO2換算膜厚は 1. 6 n m で あった。

【0025】次に、ゲート電極材料として高融点金属材料を検討した。界面SiО2膜厚を0.5 n m形成した A12O3膜(1.5 n m)上に反応性スパッタリング法によってTiN膜を形成した後、スパッタリング法によってW膜を堆積した。この場合、A12O3と多結晶シリコンゲート界面に見られるような不整合は発生せずに、優れた界面特性を維持することができた。MISキャパシタのSiO2換算膜厚は1.2 n mであった。上記TiN膜は、ゲート絶縁膜とWの反応防止のため必要 50

であり、WN, MoN, TaN, ZrN, HfNなどの 導電性パリア膜に置きかえることが可能である。また、 W電極をMo電極に置きかえることもできる。また、後 工程の熱処理温度以上の酸化処理温度でAl2O3膜と Si基板の間に界面SiO2膜を形成することによっ て、後工程の熱負荷に対して安定なFETを形成することができる。また、界面SiO2膜はSiON膜でも同様である。

【0026】上記は、A1203とゲート電極材料の整 合性について述べたが、Al2O3以外の高誘電体絶縁 膜とゲート電極材料の関係を調べた。ここでは、HfO 2 膜を例に挙げて説明する。 3. 0 n mのH f O 2 膜を HfCl4とH2Oを用いるALCVD法によって堆積 した。基板温度は300℃である。堆積後に02分圧1 Torrの雰囲気中で1050℃,5秒の高速熱処理を 行い、界面SiO2膜を0.8nm形成した後、多結晶 Siゲートを形成した。さらに、ゲート、ソース、ドレ イン領域に不純物イオンを打ち込み、活性化熱処理とし て1050℃,1秒の高速熱処理を行った。さらに配線 形成工程を経た後に、MISFETを形成した。MIS キャパシタの容量の電圧依存を測定した結果、膜のSi  $O_2$ 換算膜厚は1.5nmであった。また、フラットバ ンド電圧シフト量は0.1 V以下であり、MISFET の移動度は、SiO2膜のユニバーサルカーブ (移動度 の有効電界依存性を与える普遍的曲線)とほぼ一致し た。以上の結果は、多結晶Siゲート電極とHfO2界 面の整合性がA12〇3よりも優れることを示してい る。MISFETの断面TEM分析を行った結果、 H f O 2 と多結晶シリコンの界面に 0. 5 n m の界面層が 見られた。元素分析の結果、この層はHfがわずかに混 入したSiO2膜であることがわかった。多結晶Siゲ ート電極とAl203界面には、反応層が見られないこ とから、両者の整合性の差を与える原因の一つはこの反 応層の存在にあると考えられる。このSiO2を主とす る界面層の存在がバッファ層の役目を果たし、固定電荷 の発生を抑制するためと推測する。以上は、HfO2に 限らず、ZrO2でも同様であった。一方、HfSiO 4, ZrSiO4の場合、上記反応層は見られないが、 界面特性に優れた膜を形成できることを確認した。ま 40 た、多結晶シリコンゲートの代わりに高融点金属材料を 用いることもできる。高誘電体絶縁膜上にTiN,W N, MoN, TaN, ZrN, HfNなどの導電性バリ ア膜とW、Mo等の金属を積層することで、優れた界面 特性を維持することができる。また、後工程の熱処理温 度以上の酸化処理温度で高誘電体絶縁膜とSi基板の間 に界面SiO2膜を形成することによって、後工程の熱 負荷に対して安定なFETを形成することができる。ま た、界面SiO2膜はSiON膜でも同様である。

【0027】尚、ゲート絶縁膜として、A12O3膜とA12O3以外の高誘電体絶縁膜の積層膜を用いること

も可能である。作製方法は以下の通りである。Si基板上に例えばALCVD法によって0.5nmのAl2O3を形成した後に、同じくALCVD法によって例えば3.0nmのHfO2膜を堆積する。そして、1050℃で5Torrの減圧酸素雰囲気中で5秒の高速熱処理を行い、Al2O3/Si界面に0.5nmのSiO2膜を形成する。さらに上記に述べた方法で多結晶Siゲートもしくは高融点金属ゲートを形成する。MISキャパシタのSiO2換算膜厚は1.3nm,フラットバペシタのSiO2換算膜厚は1.3nm,フラットバペシタのSiO2換算膜厚は1.3nm,フラットバ電圧シフト量はゼロであった。また、Nチャネル型,Pチャネル型のMISFETの移動度が劣化しないことを確認した。上記HfO2膜の代わりにZrO2についても同様に優れた界面特性を示した。

【0028】図10に高誘電体絶縁膜キャパシタのSiO2換算膜厚EOTと高誘電体絶縁膜厚の関係を示す。直線の傾きから各高誘電体絶縁膜の比誘電率がわかる。また、高誘電体絶縁膜厚をゼロに外挿することで、界面のSiO2膜厚を決定することができる。例えば、ECRスパッタ法によって形成したAl2O3膜の場合、比誘電率が7.8,界面SiO2膜厚が0.6nmであった。従って、Al2O3膜を1.0nm-3.0nm堆積することによって、換算膜厚EOT=1.1nm-2.1nmのゲート絶縁膜を形成することができる。また、図11にリーク電流とEOTの関係を示した。高誘電体絶縁膜を用いることでSiO2膜に比べてリーク電流を1/100以下に抑制することがわかる。

【0029】以上、詳細に説明したように、本発明は、優れた界面特性を有するFETを提供するゲート絶縁膜の構造とその成膜方法、特に高誘電体絶縁膜とSi基板界面のSiО2(SiON)膜とその成膜方法に関するものである。従って、上記では、高誘電体絶縁膜を、金属膜の酸化、ECRスパッタ法、ALCVD法によって堆積したが、これに限らないことは言うまでもない。【0030】

【発明の実施の形態】以下、本発明を実施例によりさらに詳細に説明する。理解を容易にするため、図面を用いて説明し、要部は他の部分よりも拡大して示されている。各部の材質,導電型及び製造条件等は本実施例の記載に限定されるものではなく、各々多くの変形が可能であることは言うまでもない。

<実施例1>図1は本発明の第1の実施例による半導体装置の完成断面図であり、図14及び図15はその製造工程順を示す断面図である。

【0031】面方位(100), P導電型,直径20cmの単結晶Siよりなる半導体基板1に活性領域を画定する素子間分離絶縁領域(図示せず)の形成,基板濃度調整用のP導電型イオンの注入と引き延ばし熱処理及び閾電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した。その後、トリメチルアルミニウム [A1 (CH3)3]を原料ガスに、H2Oを酸化ガスに用

いる原子層堆積CVD法(ALCVD法)によって35 0℃で1. 0 n mのA l 2 O 3 膜を堆積する。さらに、 同一装置内において、Si2H6とH2〇を用いたAL CVD法によってSiO2膜を0.5nm形成する。そ して、O2分圧5 torrの雰囲気中で1000℃, 5 秒のRTO処理を施すことでAl203とSi基板の間 に0.6nmのSiO2膜2を形成した。以上の工程に よって、Al<sub>2</sub>O<sub>3</sub>とS i 基板の間の0. 6 n m のS i 〇 2 膜 2 と高誘電体絶縁膜 3 (1. 0 n m の A l 203) とAl<sub>2</sub>03 膜上の0. 5 n mのS i O<sub>2</sub> 膜4 から形成されるゲート絶縁膜を形成することができる。 【0032】さらに、ゲート電極5となる100nmの In-Situリンドープ多結晶Si膜5を形成した。 本実施例においては、上記In-Situリンドープ多 結晶Si膜5の形成にモノシラン(SiH4)とホスフ ィン(PH3)を用い630℃の温度で堆積を行った (図12)。上記In-situリンドープ多結晶Si 膜5の低抵抗化は上記のごとく予め不純物を添加するの ではなく従来公知の相補型MOSの製法に基づき所望ゲ 一ト電極領域に選択的にリンを高濃度イオン注入し形成 しても何ら問題ない。続いて750℃の窒素雰囲気中で 5分の熱処理を行った後、上記 I n-S i t u リンドープ多結晶Si膜5をゲート電極5にそれぞれ加工した。 【0033】ゲート電極5形成後、この状態よりAsイ オンを加速エネルギー3keV,注入量1×10<sup>15</sup>/ c m  $^2$  の条件で垂直方向からイオン注入し、浅い拡散層 6を形成した。続いて上記浅い拡散層 6を包み込むごと く、Bのイオン注入を垂直方向から加速エネルギー10 keV, 注入量 $4 \times 10^{13} / cm^2$ なる条件で実施し パンチスルー防止のためのP導電型パンチスルー防止拡 散層7とした。次に50nm厚のシリコン酸化膜をプラ ズマ補助堆積法により400℃の低温で全面に堆積して から異方性ドライエッチングによりゲート電極5の側壁 部にのみ選択的に残置させてゲート側壁絶縁膜8とし た。上記ゲート側壁絶縁膜8をイオン注入阻止マスクと してAsイオンを加速エネルギー30keV,注入量2 ×10<sup>15</sup>/cm<sup>2</sup>の条件で垂直方向からイオン注入 し、N型高濃度拡散層9を形成した(図13)。

【0034】続いて、1000℃,5秒の窒素アニール で注入イオンの活性化熱処理を施した。さらにCo膜をスパッタリング法により全面に薄く堆積し、500℃における短時間アニールによるシリサイド化を施した。未反応Co膜を塩酸と過酸化水素水混合液で除去し、Si基板露出部に選択的にCoシリサイド膜10を残置させた後、短時間熱処理によりCoシリサイド膜10の低抵抗化を施した。次に厚いシリコン酸化堆積膜を全面に形成した後、その表面を化学的機械的研摩により平坦化して表面保護絶縁膜11とした。該表面保護絶縁膜の所望領域に開口を施してから配線金属の拡散障壁材としての TiN膜と配線金属としてのW膜を堆積し、その平坦化

40

研摩により開口部分のみに選択的にW膜を残置した。そ の後、所望回路構成に従いアルミニュームを主材料とす る金属膜の堆積とそのパターニングによりソース、ドレ イン電極12を含む配線を形成し、電界効果トランジス タを製造した(図1)。これによって、SiO2換算膜 厚が1.6nmのMISFETを形成できる。図5のA l 2O3/Si界面のSiO2界面膜厚とフラットバン ド電圧シフトの関係が示すように、SiとAl2〇3界 面に0.5m以上のSiO2膜を形成することで、固定 電荷のないゲート絶縁膜を形成できる。また、図6の後 熱処理温度とフラットバンド電圧シフト量の関係が示す ように、ゲート絶縁膜形成時の酸化熱処理条件を、ソー ス・ドレインの活性化熱処理温度以上にすることで、キ ャリア移動度の劣化がなく、優れた界面特性を示すFE Tを形成できる。上記方法で、ソース・ドレインの活性 化熱処理温度を1050℃,1秒にする場合、ゲート絶 縁膜形成時の酸化熱処理条件は、O2分圧1torrの 雰囲気中で1050℃, 5秒のRTO処理を施す必要が ある。

【0035】上記半導体装置の高誘電体絶縁膜3として Al2O3の代わりにZrO2やHfO2を適用するこ ともできる。ZrCl4を原料ガスに、H2〇を酸化ガ スに用いる原子層堆積CVD法(ALCVD法)によっ て300℃で2.0mmのZr02膜を堆積する。さら に、同一装置内において、Si2H6とH2Oを用いた ALCVD法によってSiO2膜を0.5nm形成す る。そして、O2分圧5torrの雰囲気中で1050 ℃, 5秒のRTO処理を施すことでZrO2とSi基板 の間に0.8nmの $SiO_2$ 膜2を形成した。以上のエ 程によって、ZrO2とSi基板の間の0.8nmのS i O 2 膜 2 と高誘電体絶縁膜 3 (2. 0 n mの Z r O 2)とZ r O 2膜上の0.5 n mのS i O 2膜4から 形成されるゲート絶縁膜を形成することができる。以下 の作製方法は上記の通りである。以上の方法によって、 SiO<sub>2</sub>換算膜厚が1.8nmのMISFET構造(図 1)を形成できる。図5、図7に示されるように、Si と2r02界面に0.5m以上のSi02膜を形成する ことと、ゲート絶縁膜形成時の酸化熱処理条件をソース ・ドレインの活性化熱処理温度以上にすることによっ て、キャリア移動度の劣化がなく、優れた界面特性を示 すFETを形成できる。HfO2膜の場合、2.0nm のHfO2膜をHfCl4とH2Oを用いるALCVD 法によって堆積し、上記と同じ作製方法でMISFET を形成することで、同等の特性を得ることができる。以 上は、ZrO2やHfO2に限らず、Y2O3やLa2 O 3 などの希土類酸化物,H f S i O 4, Z r S i O 4 についても同様である。この場合にも、高温酸化処理に よってSi基板1と高誘電体絶縁膜3の界面のSiO2 膜2の膜厚を制御するために、希釈酸素もしくは減圧酸 素雰囲気中の熱処理が必要である。例えば、〇 2 分圧 1

torrの雰囲気中で1000℃, 5秒のRTO処理を施すことで高誘電体絶縁膜3とSi基板1の間に0. 7nmのSiO2膜2が成長した。また、O2分圧1torrの雰囲気中で1100℃, 5秒のRTO処理を施すことで高誘電体絶縁膜3とSi基板1の間に1. 0nmのSiO2膜2が成長した。

【0036】また、上記半導体装置のゲート絶縁膜構造 に必要な高誘電体絶縁膜3と多結晶シリコン5の界面の SiO2層4を次の方法で形成することもできる。ここ では、HfO2膜を例に挙げて説明する。2.0nmの HfO2膜をHfCl4とH2Oを用いるALCVD法 によって堆積する。基板温度は300℃である。堆積後 にO<sub>2</sub>分圧1Torrの雰囲気中で1050℃, 5秒の 高速熱処理を行い、界面SiO2膜2を0.8nm形成 した後、多結晶Siゲート5を形成する。さらに、上記 と同様に、ソース,ドレイン領域の活性化熱処理として 1000℃, 5秒の高速熱処理などを行い、MISFE T構造を完成させる。このとき、MISFETのゲート 絶縁膜構造を断面TEM分析によって調べた結果、H f 〇2と多結晶シリコンの界面に約0.5 n mの界面層が 見られた。元素分析の結果、この層はHfがわずかに混 入したSiO2膜であることがわかった。このとき、M ISキャパシタの容量の電圧依存を測定した結果、膜の  $SiO_2$ 換算膜厚は1. 5nmであった。また、フラッ トバンド電圧シフト量は0.1V以下であり、MISF ETの移動度は、SiO2膜のユニバーサルカーブ(移 動度の有効電界依存性を与える普遍的曲線)とほぼ一致 した。また、図11に示されるリーク電流とEOTの関 係から、上記ゲート絶縁膜は、従来のSiO2膜に比べ てリーク電流を1/1000以下に抑制できることがわ かった。ゲート絶縁膜にAl2〇3膜を用いて、Al2 O3膜上のSiO2膜4を形成しなかった場合、MIS キャパシタは、正電圧側に0.3 Vのフラットバンド電 圧シフトを示す。また、キャリアの移動度は、SiO2 膜4がある場合に比べて25%劣化する。断面TEM分 析の結果、多結晶Siゲート電極とAl2〇3界面に は、反応層が見られないことから、両者の特性差を与え る原因はこの界面層の存在にあることがわかる。このS iO2を主とする界面層がバッファ層になって、HfO 2膜3と多結晶シリコン5の整合性を維持する役目を果 たし、固定電荷の発生を抑制すると考えられる。この界 面層は、多結晶シリコン形成後の熱処理が700℃以上 になる場合に形成される。従って、HfO2膜3とSi O<sub>2</sub>膜2中の酸素と多結晶Siゲートが、高温熱処理で 反応した結果と考えられる。上記の作製方法によって、 高誘電体絶縁膜3と多結晶シリコン5の界面のSiO2 層4を堆積しないで形成できる。また、HfO2に限ら ず、2 r O 2 でも同様に界面の S i O 2 層 4 を形成する ことができた。

50 【0037】上記では、高誘電体絶縁膜とSi基板の間

に必要な界面Si〇2膜を、高誘電体絶縁膜形成後の酸化熱処理によって形成したが、高誘電体絶縁膜堆積前に形成することも可能である。例えば、Si基板を酸化性雰囲気の熱処理で酸化して0.5nmのSi〇2膜を形成した後に高誘電体絶縁膜を堆積することで750℃以下の後熱処理温度でも安定で優れた界面特性を示す順を形成できる。また、この場合も、Si〇2膜形成温度を後熱処理温度以上にすることで熱安定性が高く優れた界面特性を示す絶縁膜を形成することができる。ただし、高誘電体絶縁膜形成後にさらに界面Si〇2膜が成長しない酸化条件で熱処理をすることが望ましい。

【0038】また、高誘電体絶縁膜とSi基板の間のS iO2膜をシリコン酸窒化膜(SiON)に置き換える ことも可能である。成膜方法は次の通りである。第1の 方法は、上記方法で形成した0.5 nm以上のSiO2 膜を有する高誘電体絶縁膜/SiO2/Si基板にさら にNO処理を施すことで、SiO2/Si界面付近にN を導入する方法である。NO処理条件は、例えば900 ℃程度のNO雰囲気中で10秒の熱処理である。第2の 方法は、まず、高誘電体絶縁膜堆積前にSi基板をN2 O雰囲気の熱処理で酸化して 0. 5 n m以上の S i O N 膜を形成する方法である。その後に高誘電体絶縁膜を堆 積することで800℃の後熱処理温度でも安定で、優れ た界面特性を示す膜を形成できる。例えばN<sub>2</sub>O処理条 件は、N<sub>2</sub>O分圧10torrの雰囲気中で1000 ℃, 5 秒の高速熱処理を施すことで 0. 5 n mの S i O N膜を形成することができる。 S i O N膜の形成温度 を、後熱処理温度以上にすることで、熱安定性に優れた 膜を形成できる。ただし、高誘電体絶縁膜形成後にさら に界面SiО₂膜が成長しない酸化性雰囲気で熱処理を することが望ましい。さらに、第3の方法は、次の通り である。Si基板をHF洗浄後にNH3雰囲気中700 ℃以下の温度で窒化する。このときの窒化膜はSi表面 1層程度である。そして高誘電体絶縁膜を堆積し、酸化 性雰囲気の熱処理を行い、高誘電体絶縁膜とSi界面に 0.5 n m以上のSiON膜を形成する。この場合も酸 化性雰囲気の熱処理温度を、後熱処理温度以上にするこ とで、熱安定性に優れた膜を形成できる。第4の方法は 次の通りである。Si基板上に高誘電体絶縁膜を形成後 に、N2O雰囲気中で熱処理で界面に0.5nm以上の SiON膜を形成する。この場合も酸化性雰囲気の熱処 理温度を、後熱処理温度以上にすることで、熱安定性に 優れた膜を形成できる。例えばN2〇処理条件は、N2 O分圧10torrの雰囲気中で1000℃, 5秒の高 速熱処理を施すことで0.5nmのSiON膜を形成す ることができる。上記熱処理でN2〇熱処理はNO処理 に置きかえることもできる。上記4つの方法によって、 界面SiON膜を形成することで、リーク電流をさらに 1/2以下に抑制することができる。

【0039】上記では、Al2O3, HfO2, ZrO 50

2をALCVD法によって堆積する場合を説明したが、 堆積方法はこれに限らない。例えば、Al2O3, Hf O<sub>2</sub>, ZrO<sub>2</sub>, Y<sub>2</sub>O<sub>3</sub>, La<sub>2</sub>O<sub>3</sub>などの希土類酸 化物膜を、所望の金属酸化物に対応した金属ターゲット を用いるECRスパッタリング法によって形成すること もできる。ECRスパッタ装置の概要は図8に示す通り である。所望の金属酸化物に対応した金属ターゲットを マスフローメータによって、Arの供給量を25scc m, O<sub>2</sub>の供給量を3. Osccmに制御した。そし て、一定磁界のもとで、2.45GHzのマイクロ波を 導入し、ECRプラズマを発生させた。マイクロ波出力 は500Wである。さらに、13.56MHzのRF電 界を金属のリングターゲットに印加することで、金属タ ーゲット表面を酸化することなしにスパッタリングを行 うことができる。RF出力は500Wである。所望の膜 厚が得られるように堆積時間を制御して高誘電体絶縁膜 を堆積し、さらに、同一装置内で200℃から500℃ の真空中熱処理(Ar雰囲気,圧力7×10<sup>-4</sup>Tor r)を施した後に、大気中に取り出せばよい。また、金 属ターゲットのRFスパッタリング法によって、金属を 蒸着した後に400℃以下の低温酸化で高誘電体絶縁膜 を形成することも可能である。また、HfSiO4(2 r S i O 4 ) は、酸化物ターゲットによるスパッタリン グ法、もしくは、HfCl4(ZrCl4),SiH4 を原料にH20を酸化ガスに用いたCVD法によって形 成することもできる。

〈実施例2〉図2は本発明の第2の実施例による電界効果トランジスタを示す完成断面図であり図14,図15がその製造工程の模式図である。本実施例2に基づく電の場合である。を表述例2に基づく電の場合では、多結晶シリコンゲートの代わりに高融点金属ゲートを適用している。

【0040】面方位(100),P導電型,直径20cmの単結晶Siよりなる半導体基板1に活性領域を画定する素子間分離絶縁領域(図示せず)の形成,基板濃度調整用のP導電型イオンの注入と引き延ばし熱処理及び関電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した。その後、ECRスパッタリング法によってAl2O3膜3を1.5nmの厚みで形成した。ECRスパッタリング法は実施例1に示した通りである。

ただし、 $1.5 \text{ nmoAl}_2\text{O}_3$ 膜を形成するためのスパッタ時間は9秒とした。そして、 $O_2$ 分圧5 torr の雰囲気中で1000℃、5秒のRTO処理を施すことでAl $_2$ O $_3$ 膜3とSi基板1の間に0.6 nmoSiO $_2$ 膜を形成した。さらにNO雰囲気中で900℃、10秒高速熱処理を行うことで、 $Al_2O_3$ 膜3とSi基板1の間に0.7 nmo界面SiON膜2を形成した。実施例1に示されるようにSiON膜を形成した後にAl $_2O_3$ 膜を形成することも可能である。また、SiON膜の代わりにSiO $_2$ 膜でも構わない。

【0041】次に、髙融点金属の窒化物であるTaNゲ

ート電極13aを反応性スパッタリング法によって形成 ta. Tanktin, WN, Mon, ZrN, HfN でも構わない。さらに高融点金属であるWゲート13b (もしくはMo)をスパッタリング法もしくはCVD法 によって形成した(図14)。 さらにフォトレジスト膜 をマスクにしてエッチングすることによってゲート電極 13a, 13bを形成する。この状態よりAsイオンを 加速エネルギー3keV,注入量1×10<sup>15</sup>/cm<sup>2</sup> の条件で垂直方向からイオン注入し、浅い拡散層6を形 成した。続いて上記浅い拡散層6を包み込むごとく、B のイオン注入を垂直方向から加速エネルギー10ke V,注入量 $4 \times 10^{13} / cm^2$ なる条件で実施しパン チスルー防止のための P 導電型パンチスルー防止拡散層 7とした。次に50nm厚のシリコン酸化膜をプラズマ 補助堆積法により400℃の低温で全面に堆積してから 異方性ドライエッチングによりゲート電極13の側壁部 にのみ選択的に残置させてゲート側壁絶縁膜8とした。 上記ゲート側壁絶縁膜8をイオン注入阻止マスクとして Asイオンを加速エネルギー30keV,注入量2×1  $0^{15}/cm^2$ の条件で垂直方向からイオン注入し、N 20 型高濃度拡散層を形成した(図15)。

【0042】続いて、1000℃, 5秒の窒素アニール で注入イオンの活性化熱処理を施した。さらにCo膜を スパッタリング法により全面に薄く堆積し、500℃に おける短時間アニールによるシリサイド化を施した。未 反応Co膜を塩酸と過酸化水素水混合液で除去し、Si 基板露出部に選択的にC o シリサイド膜 9 を残置させた 後、短時間熱処理によりCoシリサイド膜10の低抵抗 化を施した。次に厚いシリコン酸化堆積膜を全面に形成 した後、その表面を化学的機械的研摩により平坦化して 表面保護絶縁膜11とした。該表面保護絶縁膜の所望領 域に開口を施してから配線金属の拡散障壁材としてのT iN膜と配線金属としてのW膜を堆積し、その平坦化研 摩により開口部分のみに選択的にW膜を残置した。その 後、所望回路構成に従いアルミニュームを主材料とする 金属膜の堆積とそのパターニングによりドレイン及びソ 一ス電極12を含む配線を形成し、電界効果トランジス タを製造した(図2)。これによって、SiO<sub>2</sub>換算膜 厚が1.3mmのMOSFETを形成できる。図5のA l 2O3/Si基板界面のSiO2界面膜厚とフラット バンド電圧シフトの関係が示すように、Si基板1とA l<sub>2</sub>O<sub>3</sub>膜3の界面に0.5m以上のSiO<sub>2</sub> (SiO N) 膜2を形成することで、固定電荷のないゲート絶縁 膜を形成できる。また、A1203膜3と高融点金属の 窒化物13aの界面は整合性がよいためするため、固定 電荷を発生しない。さらに、図6の後熱処理温度とフラ ットバンド電圧シフト量の関係が示すように、ゲート絶 縁膜形成時の酸化熱処理条件を、ソース・ドレインの活 性化熱処理温度以上にすることで、キャリア移動度の劣 化がなく、優れた界面特性を示すFETを形成できる。

上記方法では、Si 基板1 とA 1 2 O 3 膜3 の界面をS i O N 膜2 にすることで、リーク電流をSi O 2 膜に比べて1/5 0 0 に抑制することができた。

【0043】上記A12O3膜の代わりにHfO2, ZrO2, Y2O3, La2O3などの希土類酸化物、HfSiO4、ZrSiO4膜を用いることも可能である。高誘電体絶縁膜3, Si基板1と高誘電体絶縁膜界面の界面SiO2(SiON)膜2の形成工程は、実施例1に説明した通りである。ただし、これらの高誘電体絶縁膜は、A12O3膜と同様に高融点金属の窒化物13aとの界面整合性がよいため、高誘電体絶縁膜3と高融点金属の窒化物13aの間にSiO2層は必要ない。また、高融点金属の窒化物13aの形成後のFET形成工程は、上記に示した通りである。本発明であるSi基板と高誘電体絶縁膜界面にSiO2(SiON)膜を0.5nm以上形成することと、SiO2膜の形成温度を後工程の温度よりも高くすることで、界面特性に優れた膜を形成できる。

【0044】尚、本実施例2に基づく電界効果トランジスタでは容量-電圧特性にゲート電極の空乏化に伴う容量低下がおこらないため、従来公知の多結晶Siを用いた電界効果トランジスタと比較して容量が大きくなることも合わせて明らかとなった。従って、容量特性の観点からも、本実施例2に基づく電界効果トランジスタが優れていることが判明した。

<実施例3>図3は本発明の第3の実施例による電界効果トランジスタを示す完成断面図であり図16から図20がその製造工程の模式図である。本実施例3に基づく電界効果トランジスタでは、ゲート絶縁膜の形成前に注入イオンの活性化熱処理を行うことで、高誘電体絶縁膜の熱負荷が軽減されている。

【0045】まず、面方位(100), P導電型, 直径 20 c mの単結晶Siよりなる半導体基板1に活性領域 を画定する素子間分離絶縁領域 (図示せず) の形成, 基 板濃度調整用のP導電型イオンの注入と引き延ばし熱処 理及び閾電圧調整用イオン注入と活性化熱処理を従来公 知の手法により施した後、熱酸化膜14を5nm形成し た。次に上記熱酸化膜14の上に、非晶質のノンドープ Si膜15を150nm堆積した後、シリコン酸化堆積 40 膜を50nm堆積して表面保護絶縁膜11を形成した。 その後、従来公知のリソグラフィ法及びエッチング法を 用いて、ダミーゲート電極16を形成した。ダミーゲー ト電極16形成後、この状態よりPイオンを垂直方向か らイオン注入し、不純物濃度が1×10<sup>20</sup>/cm<sup>3</sup>程 度の浅い拡散層6を形成した。続いて1050℃、1秒 の条件で熱処理を施し、注入不純物の活性化を実施し た。続いて上記浅い拡散層6を包み込むごとく、Bのイ オン注入を施してパンチスルー防止のためのP導電型パ ンチスルー防止拡散層7とした(図16)。

) 【0046】続いて、Si3N4を全面に堆積した後、

異方性ドライエッチングによりダミーゲート電極18の 側壁部にのみ選択的に残置させてダミーゲート側壁絶縁 膜17とした。上記ダミーゲート側壁絶縁膜17をイオ ン注入阻止マスクとして不純物濃度が1×10<sup>20</sup>/c m<sup>3</sup>程度のN型高濃度拡散層9を形成した後、1050  $\mathbb{C}$ , 1 秒の条件で注入イオンの活性化熱処理を施した (図17)。

【0047】続いて、希フッ酸を用いてSiO2絶縁膜 14の露出部を除去した後、С o 膜をスパッタリング法 により全面に薄く堆積し、500℃における短時間アニ ールによるシリサイド化を施した。未反応Co膜を塩酸 と過酸化水素水混合液で除去し、Si基板露出部に選択 的にCoシリサイド膜10を残置させた後、短時間熱処 理によりCoシリサイド膜12の低抵抗化を施した(図 18)。この工程によって、本実施例2では、前記実施 例1のようにゲート絶縁膜2形成後にCoシリサイド膜 10を形成する工程と比較して、ゲート絶縁膜の形成後 の熱処理を減らすことができる。

【0048】次に、厚いシリコン酸化堆積膜を全面に形 成した後、その表面を化学的機械的研摩により平坦化し て表面保護絶縁膜11を形成した後、800℃の窒素雰 囲気で30分のアニールを行った。次に全面を化学的機 械的研摩により平坦化し、ダミーゲート電極16の上面 を露出させた。その後、ダミーゲート電極16を選択的 に除去した後、希フッ酸を用いてSiO2絶縁膜14の 露出部を除去し、開口部18を形成した(図19)。

【0049】本実施例3のようにゲート絶縁膜の形成に 先立って、ソース, ドレイン上にCoシリサイド膜10 を形成することで、ゲート絶縁膜やメタルゲート電極に 加わる熱負荷を軽減することができる。その後、開口部 18に高誘電体絶縁膜を、被覆性に優れたCVD法によ って堆積した。例えば、A12〇3膜の場合、トリメチ ルアルミニウム[Al(CH3)3]を原料ガスに、H 20を酸化ガスに用いる原子層堆積CVD法 (ALCV D法)によって350℃で1.0nmのAl203膜を 堆積する。さらに、同一装置内において、Si2H6と H2Oを用いたALCVD法によってSiO2膜を0. 5nm形成する。そして、O2分圧100torrの雰 囲気中で700℃,60秒のRTO処理を施すことでA l<sub>2</sub>O<sub>3</sub>とSi基板の間に0.5nmのSiO<sub>2</sub>膜2を 形成した。以上の工程によって、A12〇3とSi基板 の間の0.5mmのSiO2膜2と高誘電体絶縁膜3

(1.0nmのAl<sub>2</sub>O<sub>3</sub>)とAl<sub>2</sub>O<sub>3</sub>膜上の0.5 nmのSiO2膜4から形成されるゲート絶縁膜を形成 することができる。ZrO2,HfO2,HfSi O<sub>4</sub>, ZrSiO<sub>4</sub>の場合はALCVD法を用いて次の ようにゲート絶縁膜を形成する。例えば、ZrO2膜の 場合、ZrCl4とH2Oを原料,反応ガスとするAL CVD法によって2.0nmのZrO2膜を堆積する。 堆積温度は300℃である。O2分圧10torrの雰 50 <実施例4>本実施例は、ゲート絶縁膜の形成前に注入

囲気中で700℃,20秒のRTO処理を施すことでZ rO2膜とSi基板の間に0.6nmのSiO2膜2を 形成できる。上記の場合、髙誘電体絶縁膜3とSi基板 1の界面のSiO2膜を形成する熱処理温度は、拡散層 の不純物プロファイルを変化させない温度,時間に調整 した。

26

【0050】引き続き、開口部18に、ゲート電極5と なるIn-Situリンドープ多結晶Si膜5をモノシ ラン(SiH4)とホスフィン(PH3)を用い630 10 ℃の温度で100nmの堆積を行った。続いて5nmの タングステン・ナイトライドを反応性スパッタリング法 により堆積させてWNX障壁層19を形成した後、50 nmのタングステンWをスパッタリングにより堆積させ てWゲート電極20を形成した。続いて、700℃,2 0 分の活性化アニールを実施した後、全面を化学的機械 的研摩により平坦化し、埋め込み加工トランジスタ構造 を形成した (図20)。

【0051】その後、厚いシリコン酸化堆積膜を全面に 形成して、表面保護絶縁膜11の所望領域に開口を施し てから配線金属の拡散障壁材としてのTiN膜と配線金 属としてのW膜を堆積し、その平坦化研摩により開口部 分のみに選択的にW膜を残置した。最後に、所望回路構 成に従いアルミニュームを主材料とする金属膜の堆積と そのパターニングによりソース・ドレイン電極12及び ゲート電極配線21を含む配線を形成し、電界効果トラ ンジスタを製造した(図3)。ZrO2膜の場合、In ーsituリンドープ多結晶Si膜5とZrO2膜3界 面のSiO2膜4は、700℃の活性化処理時に両者が 反応して形成されたものである。これは、ZrO2に限 30 らず、HfO2でも同様に界面のSiO2層4が形成さ れた。一方、HfSiO4、ZrSiO4の場合、上記 反応層は見られないが、界面特性に優れた膜を形成でき ることを確認した。上記方法で形成したMISFETに ついて、キャパシタのSiO2換算膜厚は、例えば、高 誘電体絶縁膜3がAl203膜の場合に1.5nm、Z rO<sub>2</sub>, HfO<sub>2</sub>膜の場合に1.2nm、HfSi O<sub>4</sub>, ZrSiO<sub>4</sub>の場合に1. 4nmであった。ま た、移動度の劣化が見られず、優れた界面特性を有する FETを実現することができた。

【0052】また、高誘電体絶縁膜とSi基板の間のS iO2膜をシリコン酸窒化膜(SiON)に置き換える ことも可能である。この場合の成膜工程は実施例1に示 される通りである。ただし、高誘電体絶縁膜3とSi基 板1の界面のSiON膜を形成する熱処理温度は、拡散 層の不純物プロファイルを変化させない温度、時間に調 整する必要があった。本発明であるSi基板と高誘電体 絶縁膜界面にSiO2(SiON)膜を0.5nm以上 形成することによって界面特性に優れたFETを形成す ることができた。

イオンの活性化熱処理を行うことと、メタルゲート電極を用いることで、高誘電体絶縁膜の熱負荷が軽減されている電界効果トランジスタの作製方法に関する。図4が本発明の第4の実施例による電界効果トランジスタを示す完成断面図である。

【0053】まず実施例3と同様の工程で図19に示す ような、ソース及びドレイン上にCoシリサイド膜10 が形成され、チャネル部が開口された構造18を作製す る。引き続き、実施例3と同様の工程で開口部18に高 誘電体絶縁膜を、被覆性に優れたCVD法によって堆積 する。例えば、Al2O3膜の場合、トリメチルアルミ ニウム [A1 (СН3) 3] を原料ガスに、H2〇を酸 化ガスに用いる原子層堆積CVD法(ALCVD法)に よって350℃で1.5nmのAl203膜を堆積す る。そして、〇2分圧100torrの雰囲気中で70 0℃, 60秒のRTO処理を施すことでAl2O3とS i 基板の間に0.5 n m の S i O 2 膜 2 を形成した。以 上の工程によって、Al2O3とSi基板の間の0.5 nmのSiO2膜2と高誘電体絶縁膜3(1.5nmの Al2〇3)から形成されるゲート絶縁膜を形成するこ とができる。Zr02,HfO2,HfSiO4,Zr SiO4の場合はALCVD法を用いて次のようにゲー ト絶縁膜を形成する。例えば、HfO2膜の場合、Hf Cl4とH2Oを原料, 反応ガスとするALCVD法に よって3.0 n mのZ r O 2 膜を堆積する。堆積温度は 300℃である。O2分圧10torrの雰囲気中で7 00℃, 20秒のRTO処理を施すことでZrO2膜と Si基板の間に0.6nmのSiO2膜2を形成する。 上記の場合、高誘電体絶縁膜3とSi基板1の界面のS i O 2 膜を形成する熱処理温度は、拡散層の不純物プロ ファイルを変化させない温度,時間に調整した。

【0054】引き続き、開口部18に、高融点金属窒化 膜13aとなるTaNをALCVD法を用いて20nm 蒸着した。本実施例4ではTaNを用いたが、TiN, WN, MoN, ZrN, HfNでも構わない。さらに高 融点金属膜13bとしてWもしくはMoをスパッタリン グ法もしくはCVD法によって形成した。その後、厚い シリコン酸化堆積膜を全面に形成した後、全面を化学的 機械的研摩により平坦化し、埋め込み加工トランジスタ 構造を形成した。そして、表面保護絶縁膜11の所望領 40 域に開口を施してから配線金属の拡散障壁材としてのT i N膜と配線金属としてのW膜を堆積し、その平坦化研 摩により開口部分のみに選択的にW膜を残置した。最後 に、所望回路構成に従いアルミニュームを主材料とする 金属膜の堆積とそのパターニングによりソース・ドレイ ン電極12及びゲート電極配線21を含む配線を形成 し、電界効果トランジスタを製造した(図4)。上記方 法で形成したMISFETについて、キャパシタのSi 〇2換算膜厚は、例えば、高誘電体絶縁膜3がAl2〇 3膜の場合に1.2nm、ZrO<sub>2</sub>, HfO<sub>2</sub>膜の場合

に1.1 nm、HfSiO4, ZrSiO4の場合に 1.2 nmであった。本実施例の場合、Al2O3膜3 とメタルゲート13の界面の整合性が良いため、多結晶 Siゲートの場合のように界面SiO2膜は必要なかっ た。また、ZrO2, HfO2, HfSiO4, ZrS iO4の場合、メタルゲート電極の界面に反応層が形成 されることはなかった。上記実施例で作製したFETを 評価した結果、移動度の劣化が見られず、優れた界面特 性を有するとを確認した。

【0055】なお、高誘電体絶縁膜とSi基板の間のSiO2膜をシリコン酸窒化膜(SiON)に置き換えることも可能である。この場合の成膜工程は実施例1に示される通りである。ただし、高誘電体絶縁膜3とSi基板1の界面のSiON膜を形成する熱処理温度は、拡散層の不純物プロファイルを変化させない温度、時間電性・高の不純物プロファイルを変化させない温度、時間電性・移動であるSi基板と高誘電体・絶縁膜界面にSiO2(SiON)膜を0.5nm以上形成することによって界面特性に優れたFETを形成することができた。また、本実施例4に基づく電界効果トランジスタでは容量一電圧特性にゲート電極の空乏化に伴う容量低下がおこらないため、従来公知の多結晶Siを用いた電界効果トランジスタと比較して容量が大きくなることも合わせて明らかとなった。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例による髙誘電率ゲート絶 縁膜電界効果トランジスタの完成断面図。

【図2】本発明の第2の実施例による高誘電率ゲート絶 縁膜電界効果トランジスタの完成断面図。

【図3】本発明の第3の実施例による高誘電率ゲート絶 30 縁膜電界効果トランジスタの完成断面図。

【図4】本発明の第4の実施例による高誘電率ゲート絶 縁膜電界効果トランジスタの完成断面図。

【図5】高誘電体膜/Si基板界面のSiO2膜厚とフラットバンド電圧のシフト量ΔVFBの関係を示す図。

【図6】後熱処理温度とフラットバンド電圧シフト量の 関係を示す図(Al2〇3膜)。

【図7】後熱処理温度とフラットバンド電圧シフト量の 関係を示す図(Al2O3以外の膜)。

【図8】ECRスパッタ装置の概要を示す図。

「図9】Al2O3/SiO2/Si構造についてSi 2p電子とAl2p電子のXPSスペクトルを示す図。

【図10】高誘電体絶縁膜/SiO2/SiキャパシタのSiO2換算膜厚EOTと高誘電体絶縁膜厚の関係を示す図。

【図11】高誘電体絶縁膜/SiO<sub>2</sub>/SiキャパシタのSiO<sub>2</sub>換算膜厚EOTとリーク電流の関係を示す図。

【図12】本発明の第1の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 50 図。 29

【図13】本発明の第1の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図14】本発明の第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図15】本発明の第2の実施例による髙誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図16】本発明の第3の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図17】本発明の第3の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図18】本発明の第3の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図19】本発明の第3の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。

【図20】本発明の第3の実施例による髙誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順を示す断面 図。


【図21】 $AI_2O_3$ をゲート絶縁膜に用いたNチャネル型MISFETについて、移動度の有効電界依存を示した図。

#### 【符号の説明】

1 …半導体基板、2 … S i O 2 膜もしくはS i O N 膜、0 3 … 高誘電体絶縁膜、4 … S i O 2 膜、5 … 多結晶 S i ゲート電極、6 … 浅い拡散層、7 … パンチスルー防止拡散層、8 … ゲート側壁絶縁膜、9 … 高濃度拡散層、10 … シリサイド膜、11 … 表面保護絶縁膜、12 … ソース・ドレイン電極、13 … 高融点金属ゲート、13 a … 高融点金属窒化膜、13 b … 高融点金属膜、14 … 熱酸化膜、15 … 非晶質ノンドープS i 膜、16 … ダミーゲート電極、17 … ダミー・ゲート側壁絶縁膜、18 … 開口部、19 … W N X 障壁層、20 … W ゲート電極、21 … ゲート電極配線。


20

【図1】




【図2】


图 2



【図3】




【図4】



【図5】

図5




【図6】


図6

【図7】

図7





【図10】



【図12】


図12






【図16】

⊠16 .




【図17】

图17




【図18】

图18




【図19】

図19




【図20】

図20



【図21】

图21



ALO。ゲート結構製①

시\_0,ゲート地道訳② 多効品シ/コン/시\_0, L5m /510, 0.6m, /51基標 配化処理式=1007で、環性化酸級環境医-1000で

#### フロントページの続き

(72) 発明者 鳥居 和功 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 平谷 正彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 4M104 AA01 BB01 BB02 BB20 BB29 BB30 BB31 BB32 BB33 BB40 CC05 DD16 DD37 DD43 DD55 DD64 DD75 DD78 DD80 DD84 EE03 FF17 FF18 FF22 GG09 GG10 GG14 HH12 HH14 HH16 HH18 5F058 BD01 BD02 BD04 BD05 BD12 BD15 BF55 BF61 BJ01 5F140 AA24 AA40 BA01 BA20 BC06 BC17 BD02 BD05 BD09 BD11 BE07 BE08 BE09 BE10 BF04 BF10 BF11 BF17 BF18 BF20 BF21 BF27 BG02 BG03 BG05 BG08 BG14 BG28 BG30 BG31 BG33 BG34 BG36 BG37 BG40 BG44 BG45 BG52 BG53 BG56 BH15 BH35 BJ08 BJ11 BJ17 BJ20 BJ27 BK02 BK05 BK13 BK21 BK22 BK25 BK26 BK29 BK34 CA03 CC03 CE07 CF04